Как производится синтез комбинационных устройств кратко

Обновлено: 04.07.2024

Комбинационными называют функциональные узлы (блоки), логическое состояние выходов которых зависит только от комбинации логических сигналов на входах в данный момент времени [2, 3, 5, 7].

К комбинационным устройствам относятся:

– шифраторы (кодеры) – осуществляют преобразование унитарного -разрядного кода (т.е. кода, все разряды которого, за исключением одного, равны нулю) в двоичный -разрядный код. В частности, шифратор может преобразовывать десятичные числа в двоичную систему счисления.

– дешифраторы – являются преобразователями двоичного -разрядного кода в унитарный -разрядный код. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входному числу.

– преобразователи кодов – используются для шифрации и дешифрации цифровой информации и преобразуют -элементный код в -элементный. Соотношения между числами и могут быть любыми: , , .

– сумматоры: полный сумматор – это устройство, предназначенное для сложения трех одноразрядных двоичных чисел , и . Такая задача возникает при поразрядном сложении двух одноразрядных чисел, когда в качестве третьего слагаемого приходится учитывать перенос из предыдущего (младшего) разряда; полусумматор, в отличие от полного сумматора, обеспечивает выполнение операции суммирования двух одноразрядных двоичных чисел и без учета сигнала переноса из младшего разряда.

– пороговые схемы из – комбинационные схемы, которые имеет входов и один выход и реализуют функцию , равную 1, только в тех случаях, когда не менее входных сигналов равны 1.

– мажоритарные элементы – пороговые схемы с нечетным числом входов , выходной сигнал которых равен 1 только при поступлении на входы или большего числа входных сигналов , равных 1.

– компараторы – схемы для сравнения операндов в цифровых системах.

– мультиплексоры – устройства, которые осуществляют выборку одного из нескольких информационных входов и подключают его к выходу в зависимости от сигналов на адресных входах.

– демультиплексоры – устройства, в которых сигналы с одного информационного входа распределяются в желаемой последовательности по нескольким выходам в зависимости от кода на адресных входах.

В качестве примера синтеза комбинационного устройства рассмотрим проектирование преобразователя кода 8421 в код 2421 [5]. В таблице 1.6 приведено соответствие комбинаций обоих кодов.

Каждая из переменных , , , может рассматриваться функцией аргументов , , , и, следовательно, представлена через эти аргументы соответствующим логическим выражением. Для получения указанных логических выражений представим переменные , , , таблицами истинности в форме карт Карно (рис. 1.7).

Таблица истинности преобразователя кодов 8421→2421

Рис. 1.7. Карты Карно для преобразователя кода 8421 в код 2421

Получим минимальную форму логических выражений, представленных через операции И, ИЛИ, НЕ (1.28) и через операцию И–НЕ (1.29):

На рис. 1.8 приведена логическая структура преобразователя кодов, построенная на элементах И–НЕ.

Рис. 1.8. Логическая схема преобразователя кода 8421 в код 2421

Помимо элементов И, ИЛИ, НЕ, И–НЕ, ИЛИ–НЕ в качестве универсального логического элемента можно использовать мультиплексоры. На мультиплексорах можно реализовать любую логическую функцию, содержащую до переменной, где – число адресных входов мультиплексора. Применение этого свойства особенно оправдано, когда число переменных достаточно велико, 4–5 и более. Один мультиплексор в этом случае может заменить несколько корпусов с логическими элементами вида И, ИЛИ, НЕ и др.

Таблица истинности функции трех переменных

Расчленим мысленно таблицу истинности на группы по две строки в каждой; в каждой группе и неизменны, имеет два состояния, а выходной сигнал может иметь одно из четырех значений: , , , .

Рис. 1.9. Схемная реализация функции, заданная таблицей 1.7

Если переменные сигналы и подключить к адресным входам мультиплексора и , а на информационные входы – подать согласно таблице истинности постоянные потенциалы , и переменные сигналы , то схема на рис. 1.9 будет удовлетворять заданным условиям.

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.

Комбинационные цифровые устройства (КЦУ) не содержат элементов памяти. Простейшим КЦУ является конъюнктор.

Синтез комбинационных цифровых устройств

В процессе проектирования любого устройства приходится выполнять ряд действий, которые могут быть отнесены к задачам синтеза.

Синтез КЦУ предусматривает построение структурной схемы устройства, т. е. определение состава необходимых логических элементов и соединения между ними, при которых обеспечивается преобразование входных цифровых сигналов в выходные в соответствии с заданными условиями работы устройства. В процессе синтеза обычно подразумевается необходимость минимизации затрат на реализацию устройства.

Рассмотрим поэтапный синтез КЦУ с одним выходом.

Этап 1. Запись условий функционирования КЦУ. Как отмечалось ранее, эти условия могут быть заданы словесно, с помощью таблиц истинности или булевых выражений. Например, требуется синтезировать на элементах И — НЕ КЦУ на три входа, выходной сигнал которого совпадает с большинством входных сигналов (мажоритарный элемент). Это словесное описание условий функционирования требуемого КЦУ. Ему соответствует таблица истинности:

Этап 2. Запись и минимизация булева выражения обычно производится на основе таблиц истинности. Если условия на этапе 1 заданны словесно, то на их основе предварительно составляется таблица истинности. Если булево выражение уже имеется на этапе 1, то выполняется его минимизация. В процессе минимизации широко используется преобразования с помощью соотношения булевой алгебры.
По таблице истинности записываем булево выражение (логическую функцию):
y= x 3 •x 2 •x 1 +x 3 • x 2 •x 1 +x 3 •x 2 • x 1 +x 3 •x 2 •x 1
Минимизацию логической функции осуществим с использованием основных теорем алгебры логики.

Добавим к данной функции два слагаемых, которое уже есть в данной функции, используя правило: х + х + х = х.
y= x 3 •x 2 •x 1 +x 3 • x 2 •x 1 +x 3 •x 2 • x 1 +x 3 •x 2 •x 1 +x 3 •x 2 •x 1 +x 3 •x 2 •x 1 Применим метод склеивания: х 1 • x 2 + x 1 •x 2 = x 2

y = x 2 •x 1 + x 3 •x 1 + x 3 •x 2

В результате получили упрощённое минимизированное выражение.

Этап 3. Запись минимизированной структурной формулы в заданном базисе. Так как реализация КЦУ на ИС предусматривает широкое использование элементов И — НЕ, ИЛИ — НЕ, И — ИЛИ — НЕ, то часто возникает необходимость соответствующих преобразований структурных формул с учётом заданной элементной базы.

Для перехода к заданному базису И — НЕ поставим два знака инверсии над правой частью формулы и применим к ней правило де Моргана. В результате получим структурную формулу в следующем виде:

Этап 4. составления структурной схемы, т. е. изображения нужных логических элементов и связей между ними.
Структурная схема синтезированного КЦУ приведена на рисунке:

Типовые комбинационные цифровые устройства.

При построении сложных устройств широко применяются не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации в виде типовых структур, выполняемых как единое целое в виде интегральных микросхем. На входе таких структур могут подаваться информационные логические сигналы и сигналы управления. Последние могут определять, например, порядок передачи информационных входных сигналов на выход или играть роль сигналов синхронизации. Во многих случаях, особенно при использовании в устройствах выходных цепей с тремя состояниями, в качестве сигналов синхронизации выступают сигналы " Выбор микросхемы" (CS). Наличие активного значения такого сигнала управления (в одних микросхемах это логический нуль, в других — логическая единица) разрешает устройству выполнение заданных функций, отсутствие его переводит схему в " невыбранное" состояние, при котором она обрабатывает информацию, а её выходы отключены от нагрузки. Внутренняя структура КЦУ часто приводится в справочниках. Для разработчика важно знать таблицу истинности, принцип преобразования входных сигналов в выходные.

Мультиплексоры и демультиплексоры

Мультиплексором называются комбинационные устройство, обеспечивающее передачу в желаемом порядке цифровой информации, поступающей по нескольким входам на один выход. Мультиплексоры обозначают через MUX (от англ. multiplexor), а также через MS (от англ. Multiplexor selector). Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Кроме информационных входов в мультиплексоре имеются адресные входы и, как правило, разрешающие (стробирующие). Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов n и число адресных входов m действуют соотношение n =2 m , то такой мультиплексор называют полным. Если n m , то мультиплексор называют неполным.

Рассмотрим функционирование двухвходового мультиплексора (2 → 1), который условно изображён в виде коммутатора, а состояние его входов Х 1 , Х 2 и выхода Y приведено в таблице:

Исходя из таблицы, можно записать следующее уравнение: Y = X 1 • A + X 2 • A,

Реализация такого устройства и его УГО приведены ниже:

Количество мультиплексируемых входов называется количеством каналов мультиплексора, а количество выходов называется числом разрядов мультиплексора.

Число каналов мультиплексоров, входящих в стандартные серии, составляет от 2 до 16, а число разрядов — от 1 до 4, при чём чем больше каналов имеет мультиплексор, тем меньше у него разрядов.

Управление работой мультиплексора (выбор номера канала) осуществляется с помощью входного кода адреса. Например, для 4 — канального мультиплексора необходим 2 — разрядный управляющий (адресный) код, а для 16 — канального — 4 разрядный код. Разряды кода обозначаются 1, 2, 4, 8 или А0, А1, A2, А3. Мультиплексоры бывают с выходом 2С и с выходом 3С. Выходы мультиплексоров бывают прямыми и инверсивными. Выход 3С позволяет объединить выходы мультиплексоров с выходами других микросхем, а также получать двунаправленные и мультиплексированные линии.

УГО мультиплексора, имеющего 8 информационных входов, 3 адресных входа, вход разрешения V, и два выхода (прямой инверсный) показано на рисунке:

При V = 1 мультиплексор блокируется.

Два 8 — канальных мультиплексора объединены в 16 — ти канальный. Старший разряд А3 выбирает один из 2 — ух мультиплексоров.

Расширение разрядности мультиплексоров в общем случае реализуется их каскадным включением:

Здесь " Мультиплексорное дерево" содержит четыре четырёхвходовых мультиплексора MUX1 — MUX4 c запараллеленными адресными входами А0, А1, которыми одновременно выбирается один из входов всех четырёх элементов, а мультиплексор MUX5 кодом на адресных входах А2, А3 выбирает один из выходов Y 0 — Y 3 . Таким образом, четырёхразрядный код на входах А0 — А3соединяется с входом только один из 16 входов (16 =2 4 ) D0 — D15.

Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах. Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору. Демультиплексоры обозначают через DMX или DMS:

При использовании КМОП — технологии можно построить двунаправленные ключи, которые обладают возможностью пропускать ток в обоих направлениях и передавать не только цифровые, но и аналоговые сигналы. Благодаря этому можно строить мультиплексоры — демультиплексоры, которые могут использоваться либо как мультиплексоры, либо как демультиплексоры. Мультиплексоры — демультиплексоры обозначаются через MX.

Шифраторы (кодеры) и дешифраторы (декодеры)

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причём каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определённому двоичному коду. Шифратор иногда называют " кодером" (от англ. Coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре.
Функции шифратора показаны на рисунке:

УГО и таблица истинности шифратора приведены на рисунке:

Из таблицы видно, что на выходах 1, 2, 4, 8, формируется двоичный код номера входной линии (x 0 , х 1 . x 9 ), на которую приходит входной сигнал. Одновременное поступление нескольких входных сигналов приводит к неопределённости на выходах.

Дешифратором называется комбинационное устройство, преобразующее n — разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Функции дешифратора показан на рисунке:

УГО и таблица истинности дешифратора показаны на рисунке:

Активным всегда являются только один выход. Легко заметить, что активируется тот выход, адрес которого установлен на входах.

Дешифраторы широко используются в цифровой аппаратуре.

Аналоговый коммутатор с цифровым управлением

Аналоговый коммутатор служит для последовательной обработки аналоговых сигналов.

Схема и УГО аналогового коммутатора показаны на рисунке:

Аналоговый коммутатор содержит ключи, на вход каждого из которых (Д0, Д1. Д7) действует напряжение аналогового сигнала. Управление ключами производится дешифратором, на входы которого поступает цифровой код.

Для коммутации на выход линии D0 на адресных входах устанавливают код À 0 = 0, À 1 = 0, À 2 = 0, для аналогичного соединения линии D1 — код = 0, = 0, = 0 и т. д.

Для периодического опроса источников сигналов адресные входы коммутатора подключают к выходам счётчика, на которых циклически изменится код при поступлении входных импульсов.

Мультиплексоры — демультиплексоры

При использовании КМОП — технологии можно построить двунаправленные ключи, которые обладают возможностью пропускать ток в обоих направлениях:

Сопротивление КМОП — транзистора в открытом состоянии составляет от 10 Ом до 1 кОм, сопротивление в закрытом состоянии ограничивается токами утечки, которые составляют 0,1. 100 нА, время включения ключа составляет 3. 5 нс.

Двунаправленные ключи могут передавать цифровые и аналоговые сигналы. Благодаря этому можно строить мультиплексоры — демультиплексоры:

Показанная на рисунке микросхема содержит два четырёхвходовых мультиплексора, которые могут использоваться как демультиплексоры (МХ — ДМХ). На схемах они обозначаются буквами МХ.

Микросхема содержит один общий инверсный вход Е разрешения (стробирования) и два общих адресных входа 1 и 2.

При логической 1 на входе разрешения выходы отключаются от информационных входов и переходят в высокоипедансное состояние.

При активизации входа разрешения, т. е. при подаче на него логического 0, происходит соединение одного из информационных входов (в соответствии с кодом на адресных входах) с выходом микросхемы. Поскольку это состояние происходит при помощи двунаправленных ключей на КМОП — транзисторах, то сигнал может передаваться как со входов на выход (режим мультиплексора), так и с выхода на входы ( режим демультиплексора). Кроме того, передаваемый сигнал может быть как аналоговым, так и цифровым.

Преобразователи кодов

Преобразователи кодов служат для преобразования входных двоичных кодов в выходные двоично— десятичные и наоборот. Находят применение в схемах многоразрядной десятичной индикации. На схемах обозначаются буквами X/Y. Например, микросхема к155пп5 представляет преобразователь двоично-десятичного кода, в код семисегментного индексатора:

1, 2, 4, 8 — информационные входы.

1, 2, 3, 4, 5, 6, 7 — выходы для управления светодиодной матрицей (показана справа)

Сегмент светится, если на него подаётся логическая 1.

Цифровые компараторы (компараторы кодов)

Цифровые компараторы выполняют сравнение двух чисел, заданных в двоичном коде. Они могут определять равенство двух двоичных чисел А и В с одинаковым количеством разрядов либо вид неравенства А > В или А b, Fa = b, Fa b = а • b
Fa = b = аb + a b
Fa a b

Схема одноразрядного компаратора, реализующая приведённые функции, показана ниже:

Например, четырёхразрядный компаратор кодов имеет два варианта обозначения:

Сумматоры

Сумматоры — это комбинационные устройства, предназначенные для сложения двух входных двоичных кодов. Например, арифметическая сумма кодов 0111 (число 7) и 0101 (число 5) равна 1100 (число 12). Арифметическая сумма кодов 1101 (число 13) и 0110 (число 6) равна 10011 (число 19), т. е. сумма двух двоичных чисел с числом разрядов n может иметь результат с числом разрядов n + 1. Этот дополнительный (старший) разряд называется выходом переноса (Р). На схемах сумматоры обозначаются буквами SM. Микросхемы сумматоров кодируются буквами ИМ.
Рассмотрим таблицу истинности сложения двух одноразрядных двоичных чисел без учёта переноса:

A	B	S
0	0	0
0	1	1
1	0	1
1	1	0

Запишем логическую функцию:

Устройство, реализующее эту функцию, называется " исключающее ИЛИ":

Схема не информирует о бите переноса.

Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отразим значение входных чисел А и В, значение результата суммирования S и значения переноса в старший разряд Р:

A	B	P	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: S = A B+A B и Р = АВ

Устройство, реализующего таблицу истинности, содержит " исключающие ИЛИ" и конъюнктор " И"

Это устройство называется полусумматором и изображается в виде:

Устройства называются полусумматором, т. к. имеет только два входа и не воспринимается сигнал переноса от других микросхем. Он используется только в младшем разряде.

Рассмотрим сложение двух одноразрядных двоичных чисел с учётом бита переноса от других микросхем:

Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями:
S= A B P n-1 +A BP n-1 + AB P n-1 +ABP n-1
Pn=AB P n-1 + A BP n-1 +A B P n-1 +ABP n-1
Устройство, реализующие таблицу, содержит два полусумматора и дизъюнктор " ИЛИ":

Это устройство называется одноразрядным сумматором и имеет следующее условное графическое обозначение:

Сумматоры бывают одноразрядные (для суммирования двух одноразрядных чисел) двухразрядные (суммируют двухразрядные числа) и четырёхразрядные (суммируют четырёхразрядные числа). Чаще всего применяют 4 — х разрядные:

Синтез логического устройства выполняют на основе заданной каким-либо из известных способов логической функции (функции алгебры логики), описывающей логику функционирования устройства.

Наиболее наглядным способом представления логической функции является использование таблицы истинности. Поэтому воспользуемся этим способом при изложении методики синтеза комбинационной схемы.

В общем случае процедура синтеза комбинационной схемы состоит из следующих этапов:

а) уточнение алгоритма работы логического устройства;

б) составление таблицы истинности для логической функции, реализуемой логическим устройством;

в) составление СДНФ (СКНФ) логической функции;

г) минимизация СДНФ (СКНФ) логической функции;

д) разработка функциональной схемы логического устройства;

е) проверка правильности функционирования разработанного логического устройства.

Рассмотрим каждый из этапов более подробно.

В процессе уточнения алгоритма работы логического устройства необходимо установить, какие значения принимает каждая из k логических функций на всех наборах входных переменных x_i. На практике при синтезе логического устройства может оказаться, что по условиям работы устройства появление некоторых сочетаний входных переменных (наборов переменных) невозможно, поэтому значения логической функции на этих наборах не задаются, то есть функция определена не на всех 2 п наборах логических переменных, где п – число логических переменных (число входов синтезируемого логического устройства). Как отмечено ранее, наборы логических переменных, на которых функция не определена, принято называть запрещенными.

После уточнения алгоритма работы логического устройства составляется таблица истинности для логической функции (логических функций, если устройство имеет k выходов), реализуемой логическим устройством.

Следующим этапом после заполнения таблицы истинности является составление логического выражения в виде СДНФ или СКНФ логической функции. В сущности, не имеет особого значения, какую нормальную форму логической функции использовать. От этого будет зависеть только то, на какой элементной базе будет реализовано логическое устройство.

Составим СДНФ логической функции у, заданной таблицей истинности (рисунок 5.5):

СКНФ логической функции у будет иметь вид:

Логические выражения (5.7) и (5.8) могут быть использованы для синтеза функциональной схемы логического устройства. Оба выражения полностью определяют логическую функцию у(х₁, х₂, х₃), поэтому и синтезированные на их основе логические устройства будут функционировать в соответствии с алгоритмом, описанным таблицей истинности логической функции (рисунок 5.5). Основное отличие в двух полученных функциональных схемах будет состоять в элементной базе, на которой реализованы устройства. В качестве примера на рисунке 5.21 приведена схема логического устройства, синтезированная на основе выражения (5.7), а на рисунке 5.22 – синтезированная на основе выражения (5.8).

Из рисунков видно, что полученные схемы отличаются не только элементной базой, но и сложностью построения (количеством элементов).

Рисунок 5.21 – Комбинационная схема, синтезированная на основе СДНФ

Рисунок 5.22 – Комбинационная схема, синтезированная на основе СКНФ

При практической реализации схемы на интегральных микросхемах, например, транзисторно-транзисторной логики (ТТЛ), ее конфигурация может измениться. Это связано с тем, что многовходовые логические элементы приходится заменять несколькими элементами с меньшим числом входов (на основе сочетательных законов алгебры логики для дизъюнкции или конъюнкции нескольких переменных). В частности, интегральные микросхемы ТТЛ серий 155, 555 и др. содержат только двухвходовые логические элементы И (например ИМС К155ЛИ1) и ИЛИ (ИМС К155ЛЕ1). Следовательно, каждый трехвходовый логический элемент в рассматриваемых схемах должен быть заменен двумя двухвходовыми элементами.

После того, как получена схема логического устройства, необходимо убедиться (подстановкой значений логических переменных), что на всех разрешенных наборах логических переменных значение логической функции на выходе устройства равно соответствующему значению логической функции, заданному в таблице истинности.

Ранее было показано, что логическое устройство, синтезированное на основе СДНФ или СКНФ по количеству логических элементов и числу входов этих элементов, как правило, бывает не оптимальным. С целью оптимизации схемы логического устройства необходимо выполнить минимизацию логической функции.

Воспользуемся методом Карно-Вейча и получим минимальную форму логической функции для рассматриваемого примера. Поскольку диаграмма Вейча (карта Карно) является упрощенной формой записи таблицы истинности, то к минимизации можно перейти непосредственно после заполнения таблицы истинности, минуя этап составления СДНФ (СКНФ) логической функции.

В подразделе 5.4 уже выполнена минимизация рассматриваемой функции, поэтому используем ранее полученные выражения в виде ДНФ (5.3) и КНФ (5.4) логической функции и синтезируем функциональные схемы логического устройства. Схема устройства, реализованного на основе выражения (5.3), представлена на рисунке 5.23, а устройства, реализованного на основе выражения (5.4) – на рисунке 5.24.

Рисунок 5.23 – Комбинационная схема, синтезированная на основе

ДНФ минимизированной логической функции

Рисунок 5.24 – Комбинационная схема, синтезированная на основе

КНФ минимизированной логической функции

Из сравнения рисунков 5.21 и 5.23, а также рисунков 5.22 и 5.24 видно, что после минимизации логической функции структура логического устройства существенно упрощается. Функциональные схемы логического устройства содержат меньшее число логических элементов с меньшим числом входов у этих элементов. Для завершения решения задачи синтеза следует, как отмечено ранее, убедиться, что на всех наборах логических переменных, на которых определена логическая функция, значение логической функции на выходе устройства равно соответствующему значению логической функции, заданному в таблице истинности.

В общем случае процедура синтеза комбинационной схемы состоит из следующих этапов:

а) уточнение алгоритма работы логического устройства;

б) составление таблицы истинности для логической функции, реализуемой логическим устройством;

в) составление СДНФ (СКНФ) логической функции;

г) минимизация СДНФ (СКНФ) логической функции;

д) разработка функциональной схемы логического устройства;

е) проверка правильности функционирования разработанного логического устройства.

Рассмотрим каждый из этапов более подробно.

Составим СДНФ логической функции у, заданной таблицей истинности (рисунок 5.5):

СКНФ логической функции у будет иметь вид:

Рисунок 5.21 – Комбинационная схема, синтезированная на основе СДНФ

Рисунок 5.22 – Комбинационная схема, синтезированная на основе СКНФ

Рисунок 5.23 – Комбинационная схема, синтезированная на основе

ДНФ минимизированной логической функции

Рисунок 5.24 – Комбинационная схема, синтезированная на основе

КНФ минимизированной логической функции

Синтез КЦУ предусматривает построение структурной схемы устройства, т.е. определение состава необходимых логических элементов и соединений между ними, при которых обеспечивается преобразование входных цифровых сигналов в выходные в соответствии с заданными условиями работы устройства. В процессе синтеза обычно подразумевается необходимость минимизации аппаратных затрат на реализацию устройства. Рассмотрим синтез КЦУ с одним выходом. Последовательность синтеза целесообразно разбить на ряд этапов:

запись условий функционирования КЦУ в виде таблиц истинности, логической функции, последовательности десятичных чисел или кубического комплекса;
запись и минимизация СДНФ или СКНФ;
запись минимизированной структурной формулы и ее преобразование с помощью законов и тождеств алгебры логики в заданном базисе, обычно И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ;
оставление структурной схемы КЦУ, т.е. изображение нужных логических элементов и связей между ними.

Проиллюстрируем пример синтеза КЦУ на элементах И-НЕ для реализации логической функции, заданной в виде десятичных цифр

Структурная формула в СДНФ имеет вид

После выполнения процесса минимизации методами, рассмотренными в теме 1 , получим МДНФ

Для перехода к заданному базису И-НЕ поставим два знака инверсии над правой частью формулы и применим к ней правило де Моргана. В результате получим структурную формулу в следующем виде:

>Структурная схема синтезированного на основе заданных условий КЦУ и соответствующего полученной формуле приведена на рис. 4.5 . Элемент DD1.1 инвертирует сигнал с линии А, элемент DD1.3 – с линии C. Поскольку , то входы этих элементов можно объединить. Для реализации заданной функции оказалось достаточным использование одной микросхемы К155ЛА3 или ее аналогов, содержащей в себе четыре двухвходовых элемента И-НЕ.

Рис. 4.5. Пример синтеза произвольного КЦУ.

На практике широко применяются КЦУ, имеющие несколько выходов. При проектировании таких устройств можно воспользоваться рассмотренным ранее аппаратом синтеза, если представить устройство в виде совокупности соответствующего числа КЦУ с общими входами. При построении сложных цифровых устройств широко применяются не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации в виде типовых структур, выполненных как единое целое в виде интегральных микросхем. На входы таких структур могут подаваться информационные логические сигналы и сигналы управления. Последние могут определять порядок передачи информационных входных сигналов на выход, задавать состояние трехуровневых выходов элементов или играть роль сигналов синхронизации. Перейдем к рассмотрению типовых комбинационных устройств и начнем с сумматоров.

Читайте также: