Многопроцессорные вычислительные системы реферат

Обновлено: 06.07.2024

информационные технологии в экономике и управлении

Многоядерные и многопроцессорные вычислительные системы ( реферат , курсовая , диплом , контрольная )

Распараллеливание на уровне потоков TLP, в отличие от ILP, управляется программно. Виртуальная многопоточность создается в результате выделения в одном физическом процессоре двух или более логических процессоров. Классическим примером такого подхода стала технология Hyper-Threading (НТ) компании Intel [1] . Вследствие того, что в течение такта, как правило, не все исполнительные модули процессора задействованы, их можно загрузить параллельным потоком заданий. Понятно, что вдвое производительность не увеличится, поскольку параллельные потоки используют общие память, кэш и т. д. (к тому же возникают потери из-за синхронизации и распараллеливания инструкций), но она в целом возрастает на 35−50%. Минусом использования технологии TLP является возникновение конфликтов, когда одному потоку требуются результаты выполнения другого, что приводит к ожиданию и росту количества тактов, необходимых для выполнения инструкций.

Очевидно, во избежание описанных выше проблем нужно изолировать в пределах одного процессора выполнение различных потоков инструкций. Причем каждый из них должен посылать команды на свое ядро, т. е. для реализации процесса параллельного выполнения задач следует интегрировать два ядра или более в одном центральном процессоре. Помимо прочего, такая многопроцессорная конфигурация на одном кристалле обеспечивает более высокую скорость обмена между ядрами, чем использование внешних шин, коммутаторов и т. п.

Корпорация IBM первой интегрировала в кристалл два процессорных ядра — в технологии Power4. При создании этой архитектуры компания ориентировалась прежде всего на рынок высокопроизводительных серверов и суперкомпьютеров, поддерживающих 32-процессорные SMP-системы (Symmetric Multiprocessing System — SMP). Это симметричные многопроцессорные системы, в которых центральные процессоры имеют одинаковые права для доступа ко всем системным ресурсам и управлению ими. Задачи между процессорами распределяет операционная система. Оперативная память для них является разделяемым ресурсом.

Двухъядерный процессор — это фактически два процессора в одном корпусе чипа. Преимущество такого процессора над одноядерным проявляется прежде всего при работе с многопоточными приложениями (рис. 5.4).

Рис. 5.4. Симметричная многоядерная или многопроцессорная система.

Не отстает от AMD и корпорация Intel. Мультиядерность в современном понимании Intel — это один из трех возможных вариантов:

1. Независимые процессорные ядра, каждое со своей кэш-памятью, расположены на одном кристалле и просто используют общую системную шину. Это 90-нанометровый Pentium D на ядре Smithfield.
2. Похожий вариант — когда несколько одинаковых ядер расположены на разных кристаллах, но объединены вместе с одном корпусе процессора (многочиповый процессор). Таким будет 65-нанометровое поколение процессоров семейств Pentium и Хеоn на ядрах Presler и Dempsey.
3. Наконец, ядра могут быть тесно переплетены между собой на одном кристалле и использовать некоторые общие ресурсы кристалла (например, шину и кэш-память). Таким является ближайший Itanium на ядре Montecito. А также мобильный Yonah, выход которого ожидается в недалеком будущем.

Она дополнила традиционную многопроцессорность, обеспечивая более высокий параллелизм и запас производительности для программного обеспечения (ПО) с поддержкой тредов при работе как на многоядерных, так и на многопроцессорных системах (рис. 5.5). Вообще говоря, Hyper-Threading стала одной из форм синхронной многопоточной технологии SMT (Simultaneous Multi-Threading), где множество потоков, создаваемых программными приложениями, могут выполняться одновременно на одном процессоре.

Рис. 5.5. Схема обработки потоков на двухъядерном процессоре Intel или на двухпроцессорной системе с применением технологии Hyper-Threading.

Широкое распространение мультиядерных и мультипроцессорных систем — это следующий этап развития компьютерных технологий, который преобразит существующую вычислительную среду. В приведенном перечне приведены основные выгоды, получаемые от внедрения таких технологий:

возможно использование проетируемой МВС в системах реального времени.

Проектируемая МВС состоит из следующих функциональных частей:

централизованный контроллер приоритетных прерываний

банк глобальной памяти

централизованный арбитр доступа к общему ресурсу

блок выбора ПЭ-мастера

Процессорные модули состоят из следующих функциональных узлов:

внутренний автомат арбитра доступа к общему ресурсу

3 Технические требования

3.1 Общие технические требования

3.1.1 Устойчивость к внешним воздействующим факторам

Основные технические параметры устойчивости приведены в табл. 1.

Проектируемая МВС должна сохранять внешний вид и работоспособность после

многократного воздействия ударных нагрузок с пиковым ускорением не более 5g при

длительности воздействия ударного ускорения 10-15 мс, а также выдерживать

вибрационную нагрузку с амплитудой виброперемещения 0,1 мм в диапазоне частот 25

Защита от попадания твердых тел, проникновения воды и прикосновения токоведущих

частей по ГОСТ 14.254-80 степень IР33.

Таблица 1 - Основные технические параметры устойчивостиПараметры и единицы

1Допустимый диапазон температур, оС+5 … 40

2Максимальная допустимая относительная влажность при температуре 25оС, %80

3Диапазон допустимых атмосферных давлений, кПа80 … 105

Защита от внутренних и внешних электрических и радиационных помех

Радиационная стойкость по ГОСТ 15484-74.

Стойкость к индустриальным помехам по ГОСТ 25211-79.

Питание от сети переменного тока напряжением 220В.

Комплектность Многопроцессорная вычислительная система, шт.1

Руководство по эксплуатации, эск.1

Тара упаковочная, шт.1

Частные технические требования

МВС строится на основе двоичной системы счисления. Процессорные элементы

реализованы с выполнением совмещения выборки и выполнения команд. Объем

локальной памяти в каждом процессорном модуле (ПМ) составляет 2 МБ, банк

глобальной памяти - объемом 12М.

Количество обслуживаемых внешних устройств – 24 шт.

Проектируемая МВС ориентирована на применение многозадачной операционной

системы(ОС) на архитектуре систем с глобальной памятью, работа ведется в режиме

4 Требования надежности

коеффициент готовности – не менее 0,998

среднее время безотказной работы – 5000 час.

5 Конструктивные требования

Конструкционная система по МС МЭК 297-1.

МВС строится на стандартных микросхемах.

5.Подготовка рабочей документации

7 Перечень документации

7.1 Текстовая документация

пояснительная записка с приложениями

7.2 Графическая документация

Многопроцессорная вычислительная система. Схема электрическая функциональная

Централизованный арбитр доступа к общему ресурсу. Схема электрическая

Ведомость технического проекта

7.4 Рабочая документация

спецификация многопроцессорной вычислительной системы

ведомость покупных изделий

В данном курсовом проекте разрабатывается многопроцессорная вычислительная

система (МВС) ориентированная на физическую архитектуру систем с Общей Шиной, в

частности на системы с глобальной памятью.

Применение разрабатываемой МВС возможно как для проведения научных исследований,

решения научно-технических задач, отличающихся большой трудоемкостью и

сложностью вычислений так и для задействования данной МВС в контуре управления

объектами систем реального времени (СРВ).

Увеличение скорости обработки информации достигается за счет одновременного

использования нескольких процессорных модулей, то есть распараллеливания

процесса вычислений. При этом подразумевается обмен информацией между

процессорами через глобальную память с использованием системы прерываний.

1 Разработка архитектуры, функционирование МВС

Разработка архитектуры МВС

Проектируемая МВС строится из отдельных процессорных модулей, обмен информации

между процессорами основан на применении системы прерываний; доступ отдельных

процессоров к общему ресурсу (системной магистрали) управляется централизованным

арбитром доступа с абсолютным географическим приоритетом процессорных модулей,

что предполагает сосредоточение всех необходимых цепей управления в данном

устройстве; обработка ввода/вывода информацией через внешние устройства

осуществляется через централизованный контроллер прерываний, путем обработки

выставляемого внешними устройствами вектора прерывания, который представляет

собой адрес подпрограммы обработки данного события.

На функциональном уровне основные характеристики проектируемой МВС, а именно:

G – характеристика, описывающая коммутацию компонент системы, (grod)

M – характеристика, описывающая организацию памяти системы, (memory)

показаны с использованием графического языка описания вычислительных систем

MSBI(Master Slave Bus Interface), результат представлен на Рис. 1.1.

В состав процессорного модуля входят локальная память размером 1М, процессорный

элемент, блок контроля, коммутатор, внутренний автомат арбитра доступа к ОР.

МВС содержит 8 процессорных модулей и 1 системную магистраль, к которой

подключен банк глобальной памяти, емкостью 12 М.

Каждый процессорный элемент модет обращаться как к собственному банку локальной

памяти, так и к общему банку глобальной памяти. Очевидно, что глобальная память

является в описываемой МВС общим ресурсом, то есть при одновременной попытке

обращения нескольких процессорных элементов к ГП может возникнуть конфликт

доступа к общему ресурсу (так называемые критические участки). Для решения

данной проблемы на аппаратном уровне в проектируемой МВС предусмотрено

применение централизованого арбитра доступа к СМ, с абсолютным географическим

приоритетом процессорных модулей, что однозначно решает проблему надежного

функционирования МВС в критических участках. Подробное описание механизма

взаимодействия процессорного элемента и арбитра доступа к ОР приведено в Разделе

2. Разаработка аппаратных средств.

Наряду с подключение банка глобальной памяти к СМ, предусмотрено подключение 24

устройств Ввода/Вывода к СМ, основное назначение которых – производить обмен

информацией между процессорными модулями и пользователями данной ВС.

Обмен информацией иницируется либо Внешним Устройством через централизованный

контроллер прерываний, при этом необходимо отметить, что каждый ПЭ может

получить доступ для обмена с ВУ с помощью механизма прерываний либо обмен

информацией инициируется процессорным элементом, при этом процессор в

программном режиме может обратиться к любому ВУ, подключенному к СМ. Как

достоинство такого решения следует отметить расширение возможностей

процессорного элемента по передаче данных, как недостаток – это увеличение

времени доступа к ВУ, так как требуется дополнительное время на арбитраж доступа

МВС функционирует под управлением многозадачной ОС, построенной по принципу

Ведущий-Ведомый (Master-Slave). При этом одиниз процессоров системы определяется

как ведущий, а остальные – как ведомые. Ведущий процессор согласует работу и

взаимодействие ведомых процессоров.

Ядро ОС храниться в глобальной памяти, поэтому в случае выхода из строя ведущего

процессора либо при необходимости организации на данном процессоре решения

автономной (самостоятельной) задачи, его функции может взять на себя любой

другой процессорный элемент системы, загрузив в свою локальную память часть

основного кода из ядра ОС.

Синхронизация обмена информацией и взаимодействие задач на программном уровне

производиться с помощью механизма мониторов и семафоров, при этом

предполагается, что все данные, с которыми работает процессор в данной задаче

должны быть перенесены из глобальной памяти в локальную память данного

процессора с целью уменьшения времени доступа к ним.

2 Разработка аппаратных средств

МВС выполняется из отдельных процессорных модулей, подключенных к СМ. К СМ

подключен также банк глобальной памяти и ВУ Ввода/Вывода.

Младшие 1М адресного пространства каждого процесора выделяются под локальную

память. Старшие 12М выделяются под глобальную память и являются общими для всех

процессоров. В связи с этим возможно возникновение конфликта доступа к общему

ресурсу. Для решения данной проблемы применяется схема централизованного арбитра

доступа к общему ресурсу. В частности в каждый процессорный модуль входит схема

блока коммутации адресов, которая предназначена для определения адреса,

выставляемого ПЭ (см ИАЛЦ 462631 001.Э2 МВС. Схема электрическая

функциональная). Если в регистр адреса ПЭ поступает адрес, то блок коммутации

анализирует 4 старших разряда адреса. Если хотя бы в одном разряде присутствует

1, то очевидно, что обращение идет к банку глобальной памяти.

В таком случае вырабатывается сигнал ТПДП – требование прямого доступа к

глобальной памяти, который через интерфейс арбитра (внутренний автомат)

поступает на Централизованный Арбитр Доступа (ЦАД), как сигнал ТШ (требование

шины). Если шина свободна, то ЦАД вырабатывает сигнал РШ (разрешение шины),

который преобразуется интерфейсом арбитра в ППДП и процессор подключается к

глобальной шине для операций Чтения/Записи.

Контроль работы процессорного модуля осуществляется блоком контроля (БК).

Реализован метод контроля с аппаратным сравнением эталонов. Функциональная схема

блока контроля со схемой сравнения кодов представлена на рис.2.2.

Хочется отметить ту особенность, что в данной схеме скорректирован недостаток

простейшего блока контроля, работающего по методу сравнения контрольных и

эталонных слов – снижение бысродействия за счет большого распада команд, но за

счет усложнения аппаратуры.

При выходе ПМ из строя, на выходе блока контроля формируется сигнал ошибки,

несет информацию о текущем состоянии соответствующего ПМ (0-ПМ в рабочем

состоянии, 1-ПМ вышел из строя) и выставляет его на СМ каждый раз по

срабатыванию таймера ПМ. Блок Выбора Мастера(БВМ) каждый раз анализирует

вышеописанный сигнал ошибки, и в случае обнаружения отказа ПМ-Мастера назначает

Мастером любой другой работоспособый ПМ, о чем объявляет выставлением на БК ПМ

сигнала НМ(номер мастера).

3 Разработка программного обеспечения

3.1 Общие принципы построения ОС

Для проектируемой МВС в качестве основной выбрана ОС, построенная по принципу

Ведущий-Ведомый(Master-Slave), поэтому все процессоры системы делятся на две

1.Главный процессор – Ведущий (Master)

2.Вспомогательный процессор – Ведомый (Slave)

Главный процессор имеет статус выше, чем у всех остальных ПМ МВС. Поэтому

выполнение управляющих фуекций ОС МВС осуществляется на главном процессоре.

После запуска системы, вспомогательные процессоры обращаются к главному за

получением работы, а также за предоставлением ОС МВС программного интерфейса.

Все сервисные программы ОС должны иметь возможность быть выполненными на любом

процессоре, входящем в МВС. На главном процессоре осуществляется планирование

процессов во времени, а также распределение их по ресурсам (процессорам), т.е. в

Основным достоинством данного метода является относительная простота. Данную ОС

можно получить сравнительно несложным расширением возможностей многозадачных ОС,

используемых в однопроцессорных системах. Добавляются новые возможности,

связанные с одновременным выполнением задач. Как достоинство можно отметить

также и простоту управления ресурсами, поскольку все функции, связанные с

управлением решаются в одном узле.

Рассморим недостатки данного типа ОС. Главной проблемой функционирования таких

систем является их относительно низкая надежность. А именно, поскольку

управление системой осуществляется одним процессорным модулем(Мастером), то

выход его из строя может привести к приостановке работы всей системы.

Вторым важным недостатком является низкая эффективность управления ресурсами,

поскольку один Ведущий процессор не может обеспечить высокую загрузку множества

Для устранения первого недостатка, т.е. повышения надежности системы, в

разрабатываемой МВС предусмотрена возможность отслеживания подчиненными

процессорами работоспособности главного процессора: в случае выхода его из

строя, о чем говорит сигнал Error на СМ блок выбора мастера производит

принудительное назначение первого попавшегося Подчиненного процессора на роль

Ведущего процессора системы, который при этом производит загрузку в свою

локальную память копию ядра ОС из ПЗУ глобальной памяти. Подробное описание

данной процедуры приведено в подразделе 3.2 Примеры алгоритмов программ.

Устранения второго недостатка, т.е. повышения эффективности управления

ресурсами, связано с возможностью назначения более одного процессора на роль

Ведущего: в этом случае можно снять нагрузку по распараллеливанию заданий на

процессоры с одного процессора на несколько, но в проектируемой МВС данный метод

не применяется ввиду возникающего при этом усложнения аппаратной реализации МВС.

3.2 Примеры алгоритмов программ

Для детального ознакомления с основными принципами функционирования

проектируемой МВС в качестве наглядных примеров предлагается к рассмотрению

4 Разработка принципиальной схемы

Для разработки принципиальной схемы проектируемой МВС был задан централизованный

арбитр доступа к ОР с абсолютным географическим приоритетом ПМ.

4.1 Централизованный арбитр доступа к ОР

Тип арбитра – централизованный

Приоритет ПМ – абсолютный географический

В данном курсовом проекте была разработана Многопроцессорная Вычислительная

Система с 8 ПМ, централизованным арбитром доступа к общему ресурсу с абсолютным

географическим приоритетом ПМ, с централизованным контроллером приоротетных

прерываний для обслуживания ВУ и организации взаимодействия между ПМ-Ведущим и

ПМ-Подчиненным (при помощи системы прерываний).

Результаты разработок предоставлены в виде схемы электрической функциональной

ИАЛЦ 462631005.Э2, схемы электрической принципиальной ИАЛЦ 462631001.Э2

Централизованного Арбитра Доступа к ОР.

В ходе проведения проектирования МВС были произведены расчеты :

общий расчет надежности системы (результат – время наработки на отказ составит

расчет потребляемой мощности

расчет производительности МВС.

Были разработаны и описаны алгоритмы отражающие:

взаимодействие процессоров между собой на примере операции обмена данными;

процесс реконфигурации системы.

Был разработан и оформлен полный комплект технической документации, отражающий

функциональные особенности разработанной МВС и предоставляющий подробное

описание функционирования как МВС в целом, так и отдельно рассмотренных ее

Цель данной курсовой работы заключается в описании многопроцессорных систем и классификации этих систем с различной архитектурой.

Потребность решения сложных прикладных задач с большим объемом вычислений и принципиальная ограниченность максимального быстродействия "классических" по схеме фон Неймана - ЭВМ привели к появлению многопроцессорных вычислительных систем (МВС). Использование таких средств вычислительной техники позволяет существенно увеличивать производительность ЭВМ при любом существующем уровне развития компьютерного оборудования.

Анализ технического задания

Первым пунктом работы является Описание многопроцессорных систем, потому как для более глубокого изучения таких систем, необходимо иметь о них общее понятие.

Вторым пунктом я выбрал Общие требования, предъявляемые многопроцессорным системам, т.к. необходимо знать все основные характеристики многопроцессорных систем.

Третьим пунктом я выбрал Классификацию систем параллельной обработки, потому как знание такой классификации упрощает работу с такими системами.

Четвертым пунктом я избрал Модели связи и архитектуру памяти, т.к. это дает общее представление о процессах происходящих на физическом уровне.

Пятым и шестым пунктами я выбрал Многопроцессорные системы с общей и локальной памятью, чтобы лучше представить архитектуру таких систем.

2 Многопроцессорные системы

2.1 Описание многопроцессорных систем

2.2 Общие требования, предъявляемые к многопроцессорным

Отношение стоимость / производительность. Появление любого нового направления в вычислительной технике определяется требованиями компьютерного рынка. Поэтому у разработчиков компьютеров нет одной единственной цели. Большая универсальная вычислительная машина (мейнфрейм) или суперкомпьютер стоят дорого. Для достижения поставленных целей при проектировании высокопроизводительных конструкций приходится игнорировать стоимостные характеристики. Суперкомпьютеры фирмы Cray Research и высокопроизводительные мейнфреймы компании IBM относятся именно к этой категории компьютеров. Другим крайним примером может служить низкостоимостная конструкция, где производительность принесена в жертву для достижения низкой стоимости. К этому направлению относятся персональные компьютеры различных клонов IBM PC. Между этими двумя крайними направлениями находятся конструкции, основанные на отношении стоимость/ производительность, в которых разработчики находят баланс между стоимостными параметрами и производительностью. Типичными примерами такого рода компьютеров являются миникомпьютеры и рабочие станции.

Для сравнения различных компьютеров между собой обычно используются стандартные методики измерения производительности. Эти методики позволяют разработчикам и пользователям использовать полученные в результате испытаний количественные показатели для оценки тех или иных технических решений, и в конце концов именно производительность и стоимость дают пользователю рациональную основу для решения вопроса, какой компьютер выбрать.

Надежность и отказоустойчивость. Важнейшей характеристикой вычислительных систем является надежность. Повышение надежности основано на принципе предотвращения неисправностей путем снижения интенсивности отказов и сбоев за счет применения электронных схем и компонентов с высокой и сверхвысокой степенью интеграции, снижения уровня помех, облегченных режимов работы схем, обеспечение тепловых режимов их работы, а также за счет совершенствования методов сборки аппаратуры. Отказоустойчивость - это такое свойство вычислительной системы, которое обеспечивает ей, как логической машине, возможность продолжения действий, заданных программой, после возникновения неисправностей. Введение отказоустойчивости требует избыточного аппаратного и программного обеспечения. Направления, связанные с предотвращением неисправностей и с отказоустойчивостью, - основные в проблеме надежности. Концепции параллельности и отказоустойчивости вычислительных систем естественным образом связаны между собой, поскольку в обоих случаях требуются дополнительные функциональные компоненты. Поэтому, собственно, на параллельных вычислительных системах достигается как наиболее высокая производительность, так и, во многих случаях, очень высокая надежность. Имеющиеся ресурсы избыточности в параллельных системах могут гибко использоваться как для повышения производительности, так и для повышения надежности. Структура многопроцессорных и многомашинных систем приспособлена к автоматической реконфигурации и обеспечивает возможность продолжения работы системы после возникновения неисправностей. Следует помнить, что понятие надежности включает не только аппаратные средства, но и программное обеспечение. Главной целью повышения надежности систем является целостность хранимых в них данных.

Масштабируемость. Масштабируемость представляет собой возможность наращивания числа и мощности процессоров, объемов оперативной и внешней памяти и других ресурсов вычислительной системы. Масштабируемость должна обеспечиваться архитектурой и конструкцией компьютера, а также соответствующими средствами программного обеспечения. Добавление каждого нового процессора в действительно масштабируемой системе должно давать прогнозируемое увеличение производительности и пропускной способности при приемлемых затратах. Одной из основных задач при построении масштабируемых систем является минимизация стоимости расширения компьютера и упрощение планирования. В идеале добавление процессоров к системе должно приводить к линейному росту ее производительности. Однако это не всегда так. Потери производительности могут возникать, например, при недостаточной пропускной способности шин из-за возрастания трафика между процессорами и основной памятью, а также между памятью и устройствами ввода/вывода. В действительности реальное увеличение производительности трудно оценить заранее, поскольку оно в значительной степени зависит от динамики поведения прикладных задач. Возможность масштабирования системы определяется не только архитектурой аппаратных средств, но зависит от заложенных свойств программного обеспечения. Масштабируемость программного обеспечения затрагивает все его уровни от простых механизмов пер

ВВЕДЕНИЕ 3
Актуальность многопроцессорных вычислительных систем 5
История развития МВС 6
1.Классификация систем параллельной обработки данных 10
1.1 Проблемы систем с параллельным вычислением. 19
2. Модели связи и архитектуры памяти 25
3. Многопроцессорные системы с общей памятью 30
3.1 Мультипроцессорная когерентность кэш-памяти 31
3.2 Альтернативные протоколы 36
3.3 Основы реализации 39
4. Многопроцессорные системы с локальной памятью и многомашинные системы 44
4.1Сравнительный анализ архитектур SMP и MPP 47
5. Области применения многопроцессорных систем 49
5.1 Проблемы многопроцессорных систем 55
6. Методы увеличения мощности компьютера 67
7. Нейронные сети 88
6.2 Этапы решения задач: 96
6.3 Классификации ИНС: 96
6.4 Отличия от машин с архитектурой фон Неймана 100
8. Транспьютер 102
7.1 Объединение транспьютеров в группы 103
7.2 Архитектура транспьютера105
Заключение 108
Список используемых источников 109

В настоящее время сфера применения многопроцессорных вычислительных систем (МВС) непрерывно расширяется, охватывая все новые области в различных отраслях науки, бизнеса и производства. Стремительное развитие кластерных систем создает условия для использования многопроцессорной вычислительной техники в реальномсекторе экономики.
Потребность решения сложных прикладных задач с большим объемом вычислений и принципиальная ограниченность максимального быстродействия "классических" – по схеме фон Неймана – ЭВМ привели к появлению многопроцессорных вычислительных систем (МВС). Использование таких средств вычислительной техники позволяет существенно увеличивать производительность ЭВМ при любом существующемуровне развития компьютерного оборудования.
Обвальный рост объема обрабатываемых данных в какой-то момент превысил резервы разрядности процессоров и тактовой частоты. Очевидное решение – объединение нескольких процессоров в одну упряжку позволило снизить остроту проблемы на некоторое время, но ожидаемого прорыва производительности не произошло.
Если заглянуть в TOP-500 самых мощныхсуперкомпьютеров мира, можно обнаружить что все они построены по многопроцессорной схеме.
Подавляющее большинство суперкомпьютеров содержит порядка тысячи процессоров, причем показатели производительности получены с помощью тестов, изначально "заточенных" под многопроцессорность и представляющих собой хорошо распараллеливаемые математические задачи, решение которых обходит стороной проблемыкогерентности, синхронизации, неоднородности иерархии оперативной памяти. На произвольно взятой задаче показатели наверняка изменятся.
Отсюда следует вывод: производительность – понятие абстрактное и чтобы получить достоверные данные необходимо приложить его к конкретной задаче. На одних задачах лидируют одни архитектуры, на других – другие, вот только этих данных нет нигде. Производители обычно ограничиваютсятем, что приводят теоретическую пиковую производительности и максимальную производительность, полученную по тестам LINPACK, показывающим – на что способен тот или иной компьютер, если загрузить его идеализированной математической задачей.
Естественно, программисты (чьи программы предполагается использовать на многопроцессорных машинах) должны учитывать особенности их архитектуры, максимальнооптимизируя задачу на всех уровнях ее постановки – от алгоритма до реализации, но, увы, огромный спектр задач крайне плохо "ложится" на концепцию многопроцессорных систем и влечет за собой те или иные издержки, приводящие к тому, что реальная производительность оказывается намного ниже пиковой.

Читайте также: