Регистры и счетчики кратко
Обновлено: 05.07.2024
Ульяновский государственный университет
Институт медицины, экологии и физической культуры
Факультет последипломного медицинского
и фармацевтического образования
Выполнила студентка 3 курса
группы ФАРМ-З-16/1
Колосова Е.А.
Понятия регистра и счетчика
Классификация регистров и счетчиков
Типы регистров и счетчиков, их назначение и принцип функционирования
С развитием электроники появился такой класс электронной техники, как цифровая. Эта техника предназначена для формирования, обработки и передачи электрических импульсных сигналов и перепадов напряжения и тока, а также для управления информацией и её хранения.
Цифровые устройства занимают доминирующее место во многих областях науки и техники, что обусловлено существенно меньшим потреблением энергии от источника питания, более высокой точностью, меньшей критичностью к изменениям внешних условий, большей помехоустойчивостью. Цифровая техника включает в себя такие устройства как триггеры, регистры, счётчики, комбинационные устройства, программируемые логические интегральные схемы и др.
Изучить понятия регистров и счетчиков
Рассмотреть классификацию регистров и счетчиков
Узнать о назначении этих устройств
Разобраться в принципах работы приборов
Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.
Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.
Основой построения регистров являются D-триггеры, RS-триггеры.
Счетчиками называют устройства для подсчёта числа поступивших на их вход импульсов (команд), запоминания и хранения результата счёта и выдачи этого результата. Основным параметром счётчика является модуль счёта(емкость) Kс. Эта величина равна числу устойчивых состояний счётчика. После поступления импульсов Kс счётчик возвращается в исходное состояние. Для двоичных счётчиков Kс = 2 m, где m – число разрядов счётчика.
Кроме Kс важными характеристиками счётчика являются максимальная частота счёта fmax и время установления tуст, которые характеризуют быстродействие счётчика. Tуст – длительность переходного процесса переключения счётчика в новое состояние: tуст = mtтр, где m – число разрядов, а tтр – время переключения триггера. Fmax – максимальная частота входных импульсов, при которой не происходит потери импульсов.
Классификация регистров и счетчиков
накопительные (регистры памяти, хранения);
сдвигающие.
параллельные - запись и считывание информации происходит одновременно на все входы и со всех выходов;
последовательные - запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий - то же самое происходит и с остальными триггерами;
комбинированные;
однонаправленные;
реверсивные.
двоичные
троичные
десятичные
по числу устойчивых состояний триггеров:
на двоичных триггерах
на троичных триггерах
на n-ичных триггерах
по модулю счёта:
двоично-десятичные (декада);
двоичные;
с произвольным постоянным модулем счёта;
с переменным модулем счёта;
по направлению счёта:
суммирующие;
вычитающие;
реверсивные;
по способу формирования внутренних связей:
с последовательным переносом;
с параллельным переносом;
с комбинированным переносом;
кольцевые;
по способу переключения триггера:
синхронные;
асинхронные;
Счётчик Джонсона
Типы регистров и счетчиков, их назначение и принцип функционирования
С последовательным приёмом и выдачей информации — сдвиговые регистры.
С параллельным приёмом и выдачей информации — параллельные регистры.
С параллельно-последовательным приёмом и выдачей информации
- Ввод осуществляется параллельно
Параллельные регистры
В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.
Сдвигающие (последовательные) регистры
Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.
Регистры процессора
аккумулятор — используется для хранения промежуточных результатов арифметических и логических операций и инструкций ввода-вывода;
флаговые — хранят признаки результатов арифметических и логических операций;
общего назначения — хранят операнды арифметических и логических выражений, индексы и адреса;
индексные — хранят индексы исходных и целевых элементов массива;
указательные — хранят указатели на специальные области памяти (указатель текущей операции, указатель базы, указатель стэка);
сегментные — хранят адреса и селекторы сегментов памяти;
управляющие — хранят информацию, управляющую состоянием процессора, а также адреса системных таблиц.
Троичные регистры строятся на троичных триггерах. Как и троичные триггеры, троичные регистры могут быть разных троичных систем кодирования троичных данных (троичных разрядов): трёхуровневая однопроводная, двухуровневая двухразрядная двухпроводная, двухуровневая трёхразрядная одноединичная трёхпроводная, двухуровневая трёхразрядная однонулевая трёхпроводная и др.
Рассмотрим принцип функционирования двоичных счетчиков.
Двоичные счетчики
Схему двоичного счетчика можно получить с помощью формального синтеза, однако более наглядным путем представляется эвристический. Таблица истинности двоичного счетчика — последовательность двоичных чисел от нуля до 2n − 1, где n - разрядность счётчика. Наблюдение за разрядами чисел, составляющих таблицу, приводит к пониманию структурной схемы двоичного счетчика. Состояния младшего разряда при его просмотре по соответствующему столбцу таблицы показывают чередование нулей и единиц, что естественно, т. к. младший разряд принимает входной сигнал и переключается от каждого входного воздействия. В следующем разряде наблюдается последовательность пар нулей и единиц. Из этого наблюдения видно, что следующий по старшинству разряд переключается с частотой, в два раза меньшей, чем данный. Известно, что счетный триггер делит частоту входных импульсов на два. Сопоставив этот факт с указанной выше закономерностью, видим, что счетчик может быть построен в виде цепочки последовательно включенных счетных триггеров.
По способу формирования двоичные счетчики бывают с последовательным, параллельным и последовательно-параллельным переносами.
Двоичные счетчики с последовательным и параллельным переносами
Двоичные последовательные счетчики - это такие счетчики, в которых при изменении состояния определенного триггера возбуждается последующий триггер, причем триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счетчика: меньшая скорость счета по сравнению с параллельными счетчиками и возможность появления ложных сигналов на выходе схемы.
В параллельных счетчиках синхронизирующие сигналы поступают на все триггеры одновременно. Последовательный характер переходов триггеров счетчика является источником мощных сигналов на его выходах. С целью уменьшения времени протекания переходных процессов можно реализовать счетчик в варианте с подачей входных импульсов одновременно на все триггеры. В этом случае получим счетчик с параллельным переносом. Здесь на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счетчика и определяющие конкретные триггеры, которые изменяют свое состояние при данном входном импульсе.
Принцип стробирования сводится к следующему: триггер меняет свое состояние при пропускании очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы. Параллельные счетчики имеют более высокое быстродействие по сравнению с последовательными, поскольку синхронизирующие импульсы поступают на все триггеры одновременно. Максимальным быстродействием обладают синхронные счетчики с параллельным переносом, структуру которых найдем эвристически, рассмотрев процессы прибавления единицы к двоичным числам и вычитания ее из них.
Счетчики с последовательно-параллельным переносом
В связи с ограничениями на построение счетчиков с параллельным переносом большой разрядности широкое распространение получили счетчики с групповой структурой, или счетчики с последовательно-параллельным переносом. Разряды таких счетчиков разбиваются на группы, внутри которых организуется принцип параллельного переноса. Сами же группы соединяются последовательно с использованием конъюнкторов, формирующих перенос в следующую группу при единичном состоянии всех триггеров предыдущих. При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор к прямому пропусканию входного сигнала на следующую группу.
Каскадирование секций может выполняться путем их последовательного включения по цепям переноса, организации параллельно-последовательных переносов или для более сложных счетчиков с двумя дополнительными управляющими входами разрешения счета и разрешения переноса путем организации параллельных переносов и в группах и между ними. Особенностью двоичных счетчиков синхронного типа является наличие ситуаций с одновременным переключением всех его разрядов. Одновременное переключение многих триггеров создает значительный токовый импульс в цепях питания ЦУ и может привести к сбою в их работе. Поэтому в руководящих материалах по использованию некоторых БИС/СБИС программируемой логики, в частности, имеется ограничение на разрядность двоичных счетчиков заданной величиной k.
В ходе работы мною были выполнены все поставленные задачи. Изучила понятия регистра и счетчика, рассмотрела их классификацию и разобралась в принципах функционирования этих приборов. На основе изученного материала можно сделать следующие выводы: эти два прибора очень близки друг другу по некоторым видам операций, но в то же время есть и отличительные черты.
Регистр − это функциональный узел, предназначенный для записи, обработки и хранения цифровых слов. Над словами выполняются следующие операции: приём, выдача, хранение, сдвиг, поразрядные логические операции.
Счетчиками называют функциональные узлы, в которых выходной код отражает число импульсов, поступающих на его входы. Счетчики, как и регистры, строятся на основе триггеров, соединяемых последовательно с помощью комбинационных схем, формирующих сигналы управления триггерами.
Счетчики могут выполнять операции над кодовыми словами, характерные для регистров: установку в исходное состояние, запись входного слова, хранение и выдачу хранимой информации
Отличительной особенностью счетчика является возможность выполнения двух операций над кодовыми словами: инкремент − увеличение кодового слова на единицу и (или) декремент – уменьшение слова на единицу.
Список использованной литературы
Если входные сигналы имеют парафазную форму представления, т. е. представлены своими прямыми и инверсными-значениями, то операцию суммирования по модулю 2 двух переменных можно выполнить на одном элементе И — ИЛИ — НЕ (рис. 4.23,6) либо И — ИЛИ (рис. 4.23,в).
Примером реализации многовходного сумматора по модулю 2 может служить функциональный узел на микросхеме К155ЛП5 (рис. 4.24). Другой пример — микросхема К155ИП2, имеющая восемь входов и два выхода: на одном из них сигнал 1 появляется при четном числе единиц в наборе входных сигналов, а на другом — при нечетном.
Полусумматор — это узел, имеющий два входа и два выхода и выполняющий операцию арифметического сложения двух одноразрядных чисел А и В в соответствии со следующим правилом: при любых наборах сигналов Л и В на выходе сигнала суммы S' формируется результат сложения по модулю 2, на выходе сигнала переноса Р' во всех случаях будет 0, кроме А=В=1, когда Р'= 1.
Таким образом, для реализации полусумматора необходимы сумматор по модулю 2 и логический элемент И (рис. 4.25).
Полный одноразрядный сумматор выполняет операцию арифметического сложения двух одноразрядных чисел At и Bt с учетом переноса из младшего разряда Рi-1. Он имеет три входа и два выхода для сигнала суммы Si и сигнала переноса Pt. Правило работы сумматора определяется табл. 4.6.
Пример реализации полного одноразрядного сумматора приведен на рис. 4.26.
Многоразрядные сумматоры выполняют операцию арифметического сложения двух двоичных чисел. Число входов и выходов сумматора определяется разрядностью слагаемых. По организации переноса различают сумматоры с последовательным переносом (рис. 4.27) и параллельным переносом. По первому способу построен, например, четырехразрядный сумматор К155ИМЗ. Быстродействие такого сумматора определяется временем распространения сигнала переноса через всю схему и поэтому значительно ниже быстродействия ее элементов.
| x1 | х2 | x3 | x4 | х5 | х6 | x7 | Уз | У2 | У1 |
Сумматоры с параллельным переносом обладают более высоким быстродействием благодаря тому, что имеют в своем составе схему ускоренного формирования переноса (СУП) во все разряды одновременно. В составе некоторых серий имеются микросхемы, выполняющие функции СУП, например К155ИП4. Шифратор (кодер) — цифровой узел с m входами и п выходами, преобразующий сигнал 1 на одном из входов в «-элементный параллельный код на выходах. Пример реализации шифратора с семью входами и тремя выходами на логических элементах ИЛИ праведен на рис. 4.28. Правило работы шифратора определяется табл. 4.7.
Дешифратор (декодер) — цифровой узел, выполняющий операцию преобразования m-элементного входного кода в сигнал 1 на одном из выходов (дешифратор высокого уровня), либо в сигнал О на одном из выходов (дешифратор низкого уровня). Так как на m входах может быть 2 т наборов входных переменных, максимальное число выходов равно 2 т . Если используются все выходы, дешифратор называется полным, если же число выходов меньше 2 т — неполным.
На рис. 4.29 приведен дешифратор состояний десятичного счетчика, построенный на элементах И в соответствии с табл. 4.8, в которой символом Q4 обозначен выход старшего разряда, a Q1 — младшего разряда счетчика. Подобную структуру имеет дешифратор К155ИД1.
а — функциональная схема; б — условное обозначение
| Номер набора I | Q4 | Q3 | Q2 | Q1 | У0 | У1 | У2 | У3 | У4 | У5 | У6 | У7 | У8 | У9 |
| о |
Другие примеры — микросхемы 133ПП4. К514ИД2, предназначенные для управления семисегментным полупроводниковым индикатором типа АЛ304. В ряде серий, например К176, имеются микросхемы счетчиков с встроенным кодопреобразователем на выходе.
Существует еще один способ построения кодопреобразователя — соединение дешифратора и шифратора. Этот способ целесообразно применять тогда, когда удается подобрать микросхемы повышенного уровня интеграции, содержащие шифратор и дешифратор с заданными кодами. В частном случае длина кодов может быть одинаковой.
Устройство сравнения (цифровой компаратор) предназначено для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь установить факт равенства чисел А и В. Такая задача возникает, например, при сравнении постоянного числа A с числом B, которое в каждый очередной такт изменяет свое значение на 1 (увеличивается или уменьшается). В момент, когда числа А к В становятся равными, на выходе устройства сравнения возникает сигнал — переход из 0 в 1 или из 1 в 0.
Для определения момента, когда A=B, производится поразрядное суммирование по модулю 2. При я-разрядных числах устройство состоит из nсумматоров по модулю 2, выходы которых подключены к элементу ИЛИ. Только при совпадении значений всех разрядов чисел А и В на выходах всех сумматоров будет 0. Если же числа отличаются хотя бы в одном разряде, на выходе соответствующего сумматора и, следовательно, на общем выходе будет 1.
При применении элемента ИЛИ — НЕ, наоборот, равенству чисел соответствует выходной сигнал 1.
От таких устройств обычно требуется высокое быстродействие. Выходной сигнал должен появиться и произвести нужное действие в том же такте, т. е. до очередного изменения числа В. Схема для я=5 при использовании быстродействующих элементов серии К137 — полусумматоров (К137ИЛЗ) и элемента ИЛИ — НЕ/ИЛИ (К137ЛК18) приведена на рис. 4.31. При А — В, F=1. В полусумматорах здесь использованы только выходы суммы, т. е. они применены в качестве сумматоров по модулю 2.
В некоторых устройствах, предназначенных для обработки цифровой информации, находит применение узел сравнения чисел с определением знака неравенства, т. е. А>В или A B, FA=B, FА>В.
Устройство сравнения выполняют и в виде отдельных микросхем. Так, например, микросхема К564ИП2 позволяет сравнивать два четырехразрядных числа с определением знака неравенства. Условное обозначение такой микросхемы приведено на рис. 4.32.
Устройство сравнения обладает свойством наращиваемости. Для сравнения, например, восьмиразрядных чисел можно применить две четырехразрядных схемы. Для этой цели в микросхеме К564ИП2 предусмотрены три дополнительных входа: А>В, A=В, A т наборов входных переменных, максимальное число выходов равно 2 т . Если используются все выходы, дешифратор называется полным, если же число выходов меньше 2 т — неполным.
На рис. 4.29 приведен дешифратор состояний десятичного счетчика, построенный на элементах И в соответствии с табл. 4.8, в которой символом Q4 обозначен выход старшего разряда, a Q1 — младшего разряда счетчика. Подобную структуру имеет дешифратор К155ИД1.
а — функциональная схема; б — условное обозначение
| Номер набора I | Q4 | Q3 | Q2 | Q1 | У0 | У1 | У2 | У3 | У4 | У5 | У6 | У7 | У8 | У9 |
| о |
Другие примеры — микросхемы 133ПП4. К514ИД2, предназначенные для управления семисегментным полупроводниковым индикатором типа АЛ304. В ряде серий, например К176, имеются микросхемы счетчиков с встроенным кодопреобразователем на выходе.
Существует еще один способ построения кодопреобразователя — соединение дешифратора и шифратора. Этот способ целесообразно применять тогда, когда удается подобрать микросхемы повышенного уровня интеграции, содержащие шифратор и дешифратор с заданными кодами. В частном случае длина кодов может быть одинаковой.
Устройство сравнения (цифровой компаратор) предназначено для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь установить факт равенства чисел А и В. Такая задача возникает, например, при сравнении постоянного числа A с числом B, которое в каждый очередной такт изменяет свое значение на 1 (увеличивается или уменьшается). В момент, когда числа А к В становятся равными, на выходе устройства сравнения возникает сигнал — переход из 0 в 1 или из 1 в 0.
Для определения момента, когда A=B, производится поразрядное суммирование по модулю 2. При я-разрядных числах устройство состоит из nсумматоров по модулю 2, выходы которых подключены к элементу ИЛИ. Только при совпадении значений всех разрядов чисел А и В на выходах всех сумматоров будет 0. Если же числа отличаются хотя бы в одном разряде, на выходе соответствующего сумматора и, следовательно, на общем выходе будет 1.
При применении элемента ИЛИ — НЕ, наоборот, равенству чисел соответствует выходной сигнал 1.
От таких устройств обычно требуется высокое быстродействие. Выходной сигнал должен появиться и произвести нужное действие в том же такте, т. е. до очередного изменения числа В. Схема для я=5 при использовании быстродействующих элементов серии К137 — полусумматоров (К137ИЛЗ) и элемента ИЛИ — НЕ/ИЛИ (К137ЛК18) приведена на рис. 4.31. При А — В, F=1. В полусумматорах здесь использованы только выходы суммы, т. е. они применены в качестве сумматоров по модулю 2.
В некоторых устройствах, предназначенных для обработки цифровой информации, находит применение узел сравнения чисел с определением знака неравенства, т. е. А>В или A B, FA=B, FА>В.
Устройство сравнения выполняют и в виде отдельных микросхем. Так, например, микросхема К564ИП2 позволяет сравнивать два четырехразрядных числа с определением знака неравенства. Условное обозначение такой микросхемы приведено на рис. 4.32.
Устройство сравнения обладает свойством наращиваемости. Для сравнения, например, восьмиразрядных чисел можно применить две четырехразрядных схемы. Для этой цели в микросхеме К564ИП2 предусмотрены три дополнительных входа: А>В, A=В, A
Регистром называется последовательностное цифровое устройство, предназначенное для записи, хранения, выдачи или сдвига информации. В ряде случаев в регистре могут выполняться логические операции или операции преобразования кодов, например, из параллельного кода в последовательный и обратно. Регистр представляет собой совокупность триггеров, число которых соответствует числу разрядов в слове, и вспомогательных схем для выполнения операций.
По способу приема информации регистры подразделяются на параллельные, последовательные и последовательно-параллельные.
В параллельных регистрах запись информации производится параллельным кодом одновременно по всем разрядам. Параллельные регистры применяются для хранения информации и поэтому называются регистрами памяти. Параллельный регистр может быть выполнен на RS или D-триггерах.
Прием информации производится по переднему фронту тактового импульса. На входах и выходах триггеров регистра могут стоять логические схемы для преобразования кодов в прямые или инверсные коды.
В сдвигающих регистрах выполняется сдвиг информации влево или вправо. Информация на регистр может поступать в последовательном или параллельном коде и выдаваться с выходных шин в последовательном или параллельном коде. Следовательно, в сдвигающих регистрах можно преобразовывать коды из последовательного в параллельный и обратно. Сдвигающие регистры могут строиться на D-триггерах (рис.139,а).
Если сдвиг в регистре в зависимости от управляющего сигнала может быть и влево и вправо, то такие регистры называются реверсивными. В сдвигающих регистрах используются только двухступенчатые
триггеры или триггеры с динамическим управлением. Это гарантирует сдвиг информации на один разряд по каждому импульсу синхронизации. В настоящее время выпускаются ИС параллельных, сдвигающих и универсальных регистров.
На рис.141 б приведена микросхема К155ИР13. В зависимости от сигналов, подаваемых на управляющие шины S0 и S1, микросхема может работать как параллельный регистр и как сдвигающий со сдвигом влево или вправо.
Счетчиком называется последовательностное цифровое устройство, предназначенное для подсчета входных импульсов. Счетчики строятся на триггерах T-типа и некоторых логических схемах для формирования управляющих сигналов.
Основными параметрами счетчика являются коэффициент пересчета и быстродействие. В зависимости от коэффициента пересчета (M) счетчики подразделяются на двоичные (коэффициент пересчета M=2 n ) и с произвольным коэффициентом пересчета (M2 n ). Разновидностью последних являются двоично-десятичные счетчики (M=10).
В зависимости от направления счета счетчики бывают: суммирующие, вычитающие и реверсивные. Последние в зависимости от управляющего сигнала работают как суммирующие или как вычитающие.
По способу организации межразрядных связей счетчики делятся на счетчики с последовательным переносом, с параллельным переносом и с параллельно-последовательным переносом. Самые простые и вместе с тем самые медленные – это счетчики с последовательным переносом. Наибольшим быстродействием обладают счетчики с параллельным переносом. Двоичные счетчики обеспечивают коэффициент пересчета M=2 n .
Д ля получения суммирующего двоичного счетчика T-триггеры должны иметь инверсные динамические входы (должны переключаться по срезу тактового импульса C). Для получения вычитающего счетчика T-триггеры должны иметь прямые динамические входы. Таким образом, направление счета можно изменять путем изменения межразрядных связей. На этом принципе строятся реверсивные счетчики.
Рассмотренный выше счетчик является счетчиком с последовательным переносом. Его быстродействие tК max зависит от количества разрядов:
Для увеличения быстродействия используются счетчики с параллельным или сквозным переносом. С этой целью необходимо использовать синхронные T-триггеры. Здесь триггеры устанавливаются в соответствующие состояния одновременно по переднему фронту синхроимпульса. Легко видеть, что быстродействие схемы (а) равно времени переключения одного триггера. В схеме 157(б) быстродействие равно:
Счетчики с произвольным коэффициентом пересчета строятся на основе двоичных счетчиков с организацией обратной связи с выходных шин через схему И на вход R счетчика.
На рис.158 приведена схема и временная диаграмма работы двоично-десятичного счетчика. Здесь при поступлении десятого импульса (код 1010) на выходах схемы И формируется сигнал, который переводит счетчик в ноль (код 0000). Если на входы микросхемы DD2 подать сигналы Q3 и Q4, то получится счетчик с коэффициентом пересчета M=12 и т.д.
Существует много ИС, в которых счетчик совмещен с другими комбинационными схемами, например счетчик-дешифратор К176ИЕ8, К176ИЕ9, счетчик-преобразователь в семисегментный код К176ИЕ3, К176ИЕ4. Имеются реверсивные счетчики К561ИЕ11(М=16), К561ИЕ14(М=10); программируемые счетчики К561ИЕ15; К561ИЕ19; таймерные счетчики К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ18 и др.
На рис.159,а приведена схема делителя на 100, построенная на микросхемах ДД1,ДД2 К176ИЕ4(М=10). Выходы счетчиков нагружены на семисегментные индикаторы АЛС314А. На рис. 159,б приведена схема и временная диаграмма работы распределителя импульсов, построенная на ИС 176ИЕ8
Комбинированные счетчики позволяют значительно упростить аппаратно реализацию проектируемых электронных устройств.
Счетчики – это устройства, осуществляющие счет и хранение числа поступающих на вход импульсов. Существуют различные типы счетчиков, отличающихся назначением, коэффициентом пересчета, типом используемых в схеме триггеров, порядком смены состояний, структурой межкаскадных связей.
По порядку смены состояний различают счетчики с естественным и произвольным порядками счета. В первом случае значение выходного кода счетчика на каждом последующем такте работы отличается от предыдущего кода на единицу. При произвольном порядке счета коды отличаются на произвольное число.
Все счетчики делятся на синхронные и асинхронные. Синтез асинхронного счетчика представляет собой сложную задачу и в данном курсе не рассматривается. Кроме того, наибольшее распространение получили именно синхронные счетчики, поэтому они и будут предметом дальнейшего рассмотрения.
По функциональному назначению счетчики с естественным порядком счета подразделяются на: суммирующие, вычитающие и реверсивные, в которых, в зависимости от управляющего сигнала, используется режим суммирования или вычитания.
По коэффициенту пересчета различают двоичные, если максимальное число, которое может быть записано в счетчике, равно 2 n , и счетчики с произвольным порядком счета, если это условие не выполняется.
Синтез счетчиков сводится к синтезу комбинационных логических схем межкаскадных связей при заданном типе используемых триггеров и при заданном алгоритме работы. Последовательность синтеза счетчиков рассмотрим на примере синтеза синхронного, трехразрядного, суммирующего, двоичного счетчика на JK-триггерах.
Исходя из того, что счетчик – суммирующий и трехразрядный, порядок смены его состояний должен меняться от 000 до 111. Составим таблицу, с помощью которой будем осуществлять синтез счетчика:
Читайте также: